Vivadoでプロジェクト作成からFPGA書き込みまでやってみた

デザインソースファイルの作成

Add Sources

Add Sourcesの画面の出し方は、

左側Flow Navigatorにある
PROJECT MANAGERの中の
Add Sourcesをクリックします。

端子の定義ファイル(xdcファイル)を入れる

Add Sourcesの画面が出たら、

今回使ったボードはxdcファイルが用意されていたのでxdcファイルをプロジェクトに入れます。

xdcファイルは主に端子の定義が書かれているようです。

Add or create constraintsを選択

Next

Add Files

xdcファイルの置いてある場所を選択(今回はプロジェクトファイルの近くに置きました。)

OK

Copy constraints files into projectにチェックを入れるとプロジェクトにコピーされると思うのでチェックを入れました。

Finish

PROJECT MANAGER (真ん中) の

SourcesのConstraints (1)の中にxdcファイルが入りました。

xdcファイルを右クリックでSet as Target Constraint Fileをクリックすると(target)と表示されます。

xdcファイルをダブルクリックで右側に開きます。見づらいときは□で最大化します。

使う端子btn_0,btn_1,led_0をコメントアウトします。(先頭の#を削除)

ソースファイル(vhdファイル)を作成

Add Sources の画面を出します。、

Add or create design sourcesを選択

Next

Add or Create Design Sources

Create Fileをクリックします。

File type: 記述する言語の種類、今回はVHDLで作ろうと思います。
File name:ソースファイルのファイル名:今回はsource20211024 にしました。
File location: ファイルの保存先,今回はLocal to Projectにしました。

Finishをクリックします。

ソースファイルが作成されます。

Define Module

Define Moduleの画面が出てきたので

Entity name:source20211024
Architecture name : Behavioral

「 Entity name 」、「 Architecture name 」はそのままにしました。

ポート設定は以下のようにしました。

Port Name Direction
btn_0 in
btn_1 in
led_0 out
ポート設定

設定したらOKをクリックします。

コメント

タイトルとURLをコピーしました